·

Engenharia de Produção ·

Automação Industrial

Envie sua pergunta para a IA e receba a resposta na hora

Fazer Pergunta
Equipe Meu Guru

Prefere sua atividade resolvida por um tutor especialista?

  • Receba resolvida até o seu prazo
  • Converse com o tutor pelo chat
  • Garantia de 7 dias contra erros

Texto de pré-visualização

05102023 0757 Teste 2 Revisão da tentativa httpsavaeadunisantabrmodquizreviewphpattempt443479cmid328964 19 Iniciado em domingo 24 set 2023 1514 Estado Finalizada Concluída em domingo 24 set 2023 1555 Tempo empregado 41 minutos 18 segundos Avaliar 1000 de um máximo de 1000100 Questão 1 Correto Atingiu 100 de 100 Assinale a alternativa que contém a descrição correta para a variável definida por QW5 Memória do tipo bit na posição 5 do CLP Sinal de entrada do tipo byte na porta 5 do CLP Sinal de saída do tipo long word na porta 5 do CLP Sinal de saída do tipo word na porta 5 do CLP Sinal de entrada do tipo word na porta 5 do CLP Sua resposta está correta A resposta correta é Sinal de saída do tipo word na porta 5 do CLP 05102023 0757 Teste 2 Revisão da tentativa httpsavaeadunisantabrmodquizreviewphpattempt443479cmid328964 29 Questão 2 Correto Atingiu 100 de 100 Analise o programa em linguagem ladder apresentado na abaixo Qual das alternativas descreve de forma mais completa e correta a lógica de um dos estados de operação da saída digital V1 A saída digital V1 estará inativa sempre que ambas as entradas digitais V5 e V6 apresentarem nível lógico 0 e a saída digital V0 apresentar nível lógico 1 A saída digital V1 será ativada sempre que ambas as entradas digitais V1 e V2 apresentarem nível lógico 1 e ambas as saídas digitais V3 e V4 apresentarem nível lógico 0 A saída digital V1 estará inativa sempre que pelo menos uma das entradas digitais V5 e V6 apresentarem nível lógico 0 e a saída digital V0 apresentar nível lógico 1 A saída digital V1 será ativada sempre que pelo menos uma das entradas digitais V1 e V2 apresentarem nível lógico 1 e ambas as saídas digitais V3 e V4 apresentarem nível lógico 0 A saída digital V1 será ativada sempre que pelo menos uma das entradas digitais V5 e V6 apresentarem nível lógico 1 e a saída digital V0 apresentar nível lógico 0 Sua resposta está correta A resposta correta é A saída digital V1 será ativada sempre que pelo menos uma das entradas digitais V1 e V2 apresentarem nível lógico 1 e ambas as saídas digitais V3 e V4 apresentarem nível lógico 0 05102023 0757 Teste 2 Revisão da tentativa httpsavaeadunisantabrmodquizreviewphpattempt443479cmid328964 39 Questão 3 Correto Atingiu 100 de 100 No diagrama ladder a seguir qual será a forma do sinal na bobina B se o contato A for acionado e logo depois desligado Sua resposta está correta A resposta correta é 05102023 0757 Teste 2 Revisão da tentativa httpsavaeadunisantabrmodquizreviewphpattempt443479cmid328964 49 Questão 4 Correto Atingiu 100 de 100 Analise as afirmações sobre os elementos da linguagem ladder e assinale a alternativa correta I A instrução NA associa um bit ao estado do contato Se o bit é 0 o contato NA permanece fechado quando o bit é 1 o NA se abre e desliga o dispositivo associado II Contato de borda é uma instrução que gera um pulso com duração definida em projeto quando o contato muda de aberto para fechado ou de fechado para aberto III A bobina set aciona e mantém acionado um sinal de saída na subida do sinal que a aciona mesmo que o sinal de acionamento seja desligado logo em seguida Apenas as afirmações I e III estão corretas Nenhuma das afirmações está correta Apenas as afirmações II e III estão corretas Todas as afirmações estão corretas Apenas as afirmações I e II estão corretas Sua resposta está correta A resposta correta é Apenas as afirmações II e III estão corretas 05102023 0757 Teste 2 Revisão da tentativa httpsavaeadunisantabrmodquizreviewphpattempt443479cmid328964 59 Questão 5 Correto Atingiu 100 de 100 No diagrama ladder a seguir qual será a forma do sinal na bobina C se o contato A for acionado e logo depois desligado Sua resposta está correta A resposta correta é 05102023 0757 Teste 2 Revisão da tentativa httpsavaeadunisantabrmodquizreviewphpattempt443479cmid328964 69 Questão 6 Correto Atingiu 100 de 100 Questão 7 Correto Atingiu 100 de 100 Circuitos lógicos podem ser simulados por diagramas ladder representando as variáveis de entrada por contatos NA e a saída do circuito lógico por uma bobina como mostra a Figura 1 a seguir Baseado na explicação acima qual é a expressão booleana equivalente ao diagrama ladder da Figura 2 Sua resposta está correta A resposta correta é Analise as afirmações sobre as etapas dos projetos e automação e assinale a alternativa correta I A definição do escopo envolve definir os limites do projeto com a especificação dos elementos e requisitos do problema que serão contemplados II Quando não há diagramas elétricos disponíveis cabe aos operadores e técnicos de manutenção observar o funcionamento do equipamento e informar o projetista sobre regime normal de operação e os esquemas de operação em contingência propondo melhorias e sanando as falhas III O princípio da técnica setreset envolve estudos sobre o que deve ocorrer e por quanto tempo em caso de mudanças na configuração do sistema Apenas as afirmações I e II estão corretas Nenhuma das afirmações está correta Todas as afirmações estão corretas Apenas as afirmações I e III estão corretas Apenas as afirmações II e III estão corretas Sua resposta está correta A resposta correta é Apenas as afirmações II e III estão corretas 05102023 0757 Teste 2 Revisão da tentativa httpsavaeadunisantabrmodquizreviewphpattempt443479cmid328964 79 Questão 8 Correto Atingiu 100 de 100 Assinale a alternativa errada sobre os elementos da linguagem ladder Contadores são instruções usadas para controlar quantidades diversas nos ciclos operacionais como peças produzidas por ciclo operações realizadas por ciclo entre outras Os temporizadores de borda são as instruções que permitem incluir atrasos entre os relés e bobinas nas linhas do diagrama ladder do projeto Memórias são instruções que armazenam qualquer tipo de variável e permitem seu uso tanto como entradas quanto como ou saídas Os contadores decrementais iniciam a contagem em zero e aumentam o valor da contagem até atingir o limite desejado Na elaboração dos temporizadores é necessário apenas uma variável tipo TIME e uma variável memória do tipo booleana Sua resposta está correta A resposta correta é Os contadores decrementais iniciam a contagem em zero e aumentam o valor da contagem até atingir o limite desejado 05102023 0757 Teste 2 Revisão da tentativa httpsavaeadunisantabrmodquizreviewphpattempt443479cmid328964 89 Questão 9 Correto Atingiu 100 de 100 Assinale a alternativa com o sinal da bobina C quando P0 vale 1s e P1 vale 3s no diagrama ladder a seguir Sua resposta está correta A resposta correta é 05102023 0757 Teste 2 Revisão da tentativa httpsavaeadunisantabrmodquizreviewphpattempt443479cmid328964 99 Questão 10 Correto Atingiu 100 de 100 Se o contato A está desligado e B está ligado qual é o ajuste mais simples para desligar a bobina C no diagrama ladder a seguir Ligar A Desligar e ligar A Desligar B Desligar e ligar B Desligar A e B Sua resposta está correta A resposta correta é Ligar A